通常情況下，《Iet Computers And Digital Techniques》雜志發表的文章被SCIE數據庫收錄的時間沒有固定標準，若想了解詳細、準確的具體情況，建議直接與雜志社取得聯系或者向在線客服進行咨詢。

多久能被SCI數據庫一般可以歸納出以下情況：

論文發表后到在線時間：SCI論文發表后，一般需要大約3個月的時間才能在期刊官網上線，這是論文初次對外公開的時間點。

在線后到數據庫檢索時間：論文在線后，通常還需要1-3個月的時間才能在Web of Science（WOS）數據庫中檢索到，這個過程被稱為論文的索引或收錄。

整體時間周期：從投稿到論文被SCI數據庫收錄，整個周期大概需要一年左右的時間。具體來說，投稿后可能需要5-6個月收到接收通知，然后經過2-3個月論文會在官網上線，再之后2-3個月論文會被WOS數據庫收錄。

然而，這個時間周期并不是絕對的，它受到多種因素的影響，如：期刊類型、論文質量、數據庫更新等。

《Iet Computers And Digital Techniques》雜志已被SCIE國際知名數據庫收錄，在JCR分區中位于COMPUTER SCIENCE, HARDWARE & ARCHITECTURE學科Q4區COMPUTER SCIENCE, THEORY & METHODS學科Q3區，在CiteScore評價中位于Engineering學科的Q2區Engineering學科的Q3區Engineering學科的Q3區具有較高的學術影響力，在該領域受到廣泛認可。

作為一本專注于工程技術 - 計算機：理論方法領域的學術期刊，它致力于發表高質量的研究論文和為相關領域的研究人員提供重要的學術資源。

該雜志出版周期是Bi-monthly，平均審稿速度預計為： 12周，或約稿 。

IET 計算機與數字技術發表技術論文，介紹數字片上系統設計和電子及嵌入式系統測試各個方面的最新研究和開發工作，包括設計自動化工具（方法、算法和架構）的開發。特別歡迎基于與 CMOS 技術縮小相關的問題的論文。它面向計算機和數字系統設計和測試領域的研究人員、工程師和教育工作者。

感興趣的關鍵主題領域是：

設計方法和工具：CAD/EDA 工具、硬件描述語言、高級和架構綜合、硬件/軟件協同設計、基于平臺的設計、3D 堆疊和電路設計、片上系統架構和 IP 核、嵌入式系統、邏輯綜合、低功耗設計和功率優化。

仿真、測試和驗證：電氣和時序仿真、基于仿真的驗證、硬件/軟件協同仿真和驗證、混合域技術建模和仿真、硅后驗證、功率分析和估算、互連建模和信號完整性分析、硬件信任和安全性、可測試性設計、嵌入式核心測試、片上系統測試、在線測試、自動測試生成和延遲測試、低功耗測試、可靠性、故障建模和容錯。

處理器和系統架構：多核系統、通用和專用處理器、DSP 應用的計算算法、算術和邏輯單元、高速緩存、內存管理、協處理器和加速器、片上系統和網絡、嵌入式內核、平臺、多處理器、分布式系統、通信協議和低功耗問題。

可配置計算：嵌入式內核、FPGA、快速原型設計、自適應計算、可演化和靜態和動態可重構及可重新編程系統、可重構硬件。

針對可變性、功耗和老化的設計：針對可變性、功耗和老化感知設計、內存、FPGA、IP 組件、3D 堆疊、能量收集的設計方法。

案例研究：新興應用、工業設計中的應用以及設計框架。