基于Zynq7000 FPGA異構平臺的YOLOv2加速器設計與實現
作者：陳辰; 柴志雷; 夏珺 江南大學物聯網工程學院; 江蘇無錫214122; 數學工程與先進計算國家重點實驗室; 江蘇無錫214125
摘要：當前,卷積神經網絡已在圖像分類、目標檢測等計算機視覺領域被廣泛應用。然而,在前向推斷階段,許多實際應用往往具有低延時和嚴格的功耗限制。針對該問題,采用參數重排序、多通道數據傳輸等優化策略,設計并實現了一種基于FPGA的SIMD卷積神經網絡加速器架構。以YOLOv2目標檢測算法為例,介紹了將卷積神經網絡模型映射到FPGA上的完整流程;對加速器的性能和資源耗費進行深入分析和建模,將實際傳輸延時考慮在內,縮小了加速器理論時延與實際時延的誤差;改進了加速器架構中的輸入和輸出模塊,有效提高了總線帶寬的實際利用率。實驗結果表明,在Zedboard上獲得了30.15 GOP/s的性能,與Xeon E5-2620 v4 CPU相比,能效是其120.4倍,性能是其7.3倍;與雙核ARM-A9 CPU相比,能效是其86倍,性能是其112.9倍。
注：因版權方要求，不能公開全文，如需全文，請咨詢雜志社。
計算機科學與探索雜志
計算機科學與探索雜志， 月刊，本刊重視學術導向，堅持科學性、學術性、先進性、創新性，刊載內容涉及的欄目：綜述探索、簡訊、學術研究、專題報導、專題報導。等。于2007年經新聞總署批準的正規刊物。
- 北大期刊
- CSCD期刊
- 統計源期刊
- 1-3個月審核
