智能卡芯片中ESD的設(shè)計(jì)
作者：馬和良 聚辰半導(dǎo)體股份有限公司; 上海200120
摘要：在智能卡的設(shè)計(jì)中,集成電路器件特征尺寸變得越來越小。目前主流的工藝是130 nm和90 nm,所面臨的靜電放電(ESD,Electro Static Discharge)挑戰(zhàn)也越來越嚴(yán)峻。基于ESD研究背景,ESD故障機(jī)制和放電模型,ESD器件保護(hù)以及器件在布局上的ESD性能,對設(shè)計(jì)的ESD器件進(jìn)行TLP實(shí)測,得出的結(jié)論在芯片的ESD設(shè)計(jì)中具有重要的參考意義。
注：因版權(quán)方要求，不能公開全文，如需全文，請咨詢雜志社。
集成電路應(yīng)用雜志
集成電路應(yīng)用雜志， 月刊，本刊重視學(xué)術(shù)導(dǎo)向，堅(jiān)持科學(xué)性、學(xué)術(shù)性、先進(jìn)性、創(chuàng)新性，刊載內(nèi)容涉及的欄目：產(chǎn)業(yè)評論、市場分析、設(shè)計(jì)與研究、工藝與制造、創(chuàng)新應(yīng)用、新產(chǎn)品、區(qū)域動(dòng)態(tài)、讀者信箱等。于1984年經(jīng)新聞總署批準(zhǔn)的正規(guī)刊物。
- 部級期刊
- 1個(gè)月內(nèi)審核
